高雲 GW1NRF 系列藍牙 FPGA 產品封裝及腳位排列使用者指南

未經 GWINSEMI 事先書面同意，我可以複製或傳播本文件嗎？
不可以，未經 GWINSEMI 事先書面同意，您不得以任何形式或任何方式複製或傳播本文檔。
高文半導體對因使用其材料或智慧財產權而造成的任何損害負責嗎？
不，對於因使用其材料或智慧財產權而對您的硬體、軟體、資料或財產造成的任何損害，高文半導體不承擔任何責任，也不提供任何保證。

高文半導體是否可以在不事先通知的情況下更改本文檔？
是的，GOWINSEMI 可能隨時更改本文檔，恕不另行通知。
在哪裡可以找到目前的文檔和勘誤表？
任何依賴本文檔的人都應聯絡 GOWINSEM 以取得最新文件和勘誤表。

GW1NRF系列藍牙FPGA產品封裝及腳位排列使用者指南

UG893-1.0.1E, 12/15/2022
版權所有 © 2022 廣東高雲半導體股份有限公司。版權所有。

GOWIN為廣東高雲半導體股份有限公司的商標，已在中國、美國專利商標局等國家註冊。所有其他被標識為商標或服務標記的文字和標誌均為其各自所有者的財產。未經高溫半導體事先書面同意，不得以任何形式或任何方式（電子、機械、影印、錄音或其他方式）複製或傳播本文檔的任何部分。

免責聲明
GOWINSEMI 不承擔任何責任，不提供任何保證（無論明示或暗示），並且不對因使用材料或知識產權而對您的硬件、軟件、數據或財產造成的任何損害負責，除非 GOWINSEMI 條款和條件中列出的銷售。 GOWINSEMI 可隨時更改本文件，恕不另行通知。任何依賴本文檔的人都應聯繫 GOWINSEMI 以獲取當前文檔和勘誤表。

修訂歷史

日期	版本	描述
11/12/2019	1.0E	初始版本已發布。
12/15/2022	1.0.1E	封裝圖已更新。的註釋表2-4 “GW1NRF系列腳位定義藍牙 FPGA 產品」在章節中 2.5 “引腳定義」補充道。

關於本指南

目的
本手冊對 GW1NRF 系列藍牙 FPGA 產品進行了介紹，並提供了引腳定義、引腳編號清單、引腳分佈以及封裝圖。

相關文件
最新的用戶指南可在 GOWINSEMI 上獲得 Web地點。您可以在以下位置找到相關文件 www.gowinsemi.com :

DS891、GW1NRF系列藍牙FPGA產品資料手冊
UG290，Gowin FPGA 產品程式設計與設定使用者指南
UG893、GW1NRF系列藍牙FPGA產品封裝及腳位排列
UG892、GW1NRF-4B 腳位分配

術語和縮寫
本手冊中所使用的術語和縮寫如下表1-1 所示。

表 1-1 縮寫與術語

術語和縮寫	姓名
FPGA	現場可編程門陣列
啜飲	封裝系統
通用輸入輸出介面	高雲可程式IO
QN48	QFN48
QN48E	QFN48E

支持與回饋
高雲半導體為客戶提供全面的技術支持。如果您有任何問題、意見或建議，請隨時通過以下方式直接與我們聯繫。

Web地點： www.gowinsemi.com
電子郵件： 支持@gowinsemi.com

超過view

GW1NRF 系列 FPGA 產品是 LittleBee® 系列的第一代產品，代表了 SoC FPGA 的一種形式。 GW1NRF系列FPGA產品整合32位元硬核心處理器，支援藍牙5.0低功耗無線電。它們具有豐富的邏輯單元、IO、內建B-SRAM和DSP資源、電源管理模組和安全模組。 GW1NRF系列具有低功耗、即時啟動、低成本、非揮發性、安全性高、封裝多樣、使用靈活等特性。

無PB封裝
GW1NRF系列藍牙FPGA產品不含PB，符合歐盟ROHS環保指令。 GW1NRF系列藍牙FPGA產品所使用的物質完全符合IPC-1752標準。

包裝，最大。使用者 I/O 資訊和 LVDS Paris
表 2-1 封裝，最大值使用者 I/O 資訊和 LVDS Paris

包裹	節距（毫米）	尺寸（毫米）	GW1NRF-4B
QN48	0.4	6×6	25(4)
QN48E	0.4	6×6	25(4)

筆記

在本手冊中，使用縮寫來表示封裝類型。請參閱 1.3 術語和縮寫。
更多詳情請參閱GW1NRF系列藍牙FPGA產品資料手冊。

JTAGSEL_N和JTAG 引腳不能同時用作 I/O。此表中的數據是載入4個J時的數據TAG 引腳（TCK、TDI、TDO 和 TMS）用作 I/O；

電源針
表 2-2 GW1NRF 系列的其他腳位

電壓控制電路	VCCO0	VCCO1	VCCO2
VCCO3	VCCX	電壓訊號

引腳數量
GW1NRF-4B 腳位數量

表 2-3 GW1NRF-4B 腳位數量

引腳類型		GW1NRF-4B
引腳類型		QN48	QN48E
I/O 單端/差分對/LVDS[1]	銀行0	9/4/0	9/4/0
	銀行1	4/1/1	4/1/1
	銀行2	8/4/3	8/4/3
	銀行3	4/1/0	4/1/0
最大限度。使用者輸入/輸出[2]		25	25
差分對		10	10
真正的 LVDS 輸出		4	4
電壓控制電路		2	2
VCCX		1	1
VCCO0/VCCO3[3]		1	1
VCCO1/VCCO2[3]		1	1
電壓訊號		2	1
模式0		0	0
模式1		0	0
模式2		0	0
JTAGSEL_N		1	1
引腳類型		GW1NRF-4B
引腳類型		QN48	QN48E
I/O 單端/差分對/LVDS[1]	銀行0	9/4/0	9/4/0
	銀行1	4/1/1	4/1/1
	銀行2	8/4/3	8/4/3
	銀行3	4/1/0	4/1/0
最大限度。使用者輸入/輸出[2]		25	25
差分對		10	10
真正的 LVDS 輸出		4	4
電壓控制電路		2	2
VCCX		1	1
VCCO0/VCCO3[3]		1	1
VCCO1/VCCO2[3]		1	1
電壓訊號		2	1
模式0		0	0
模式1		0	0
模式2		0	0
JTAGSEL_N		1	1

筆記！

[1] 單端/差分/LVDS I/O 數量包括 CLK 腳位和下載腳位。
[2] 傑TAGSEL_N和JTAG 引腳不能同時用作 I/O。此表中的數據是載入4個J時的數據TAG 引腳（TCK、TDI、TDO 和 TMS）用作 I/O；當模式[2:0]=001時，JTAGSEL_N 和四個 JTAG 腳位（TCK、TDI、TDO 和 TMS）可同時用作 GPIO，且最大。用戶 I/O 加一。

[3] 引腳復用。

引腳定義
GW1NRF系列藍牙FPGA產品中的接腳位置依封裝的不同而有所不同。
表 2-4 提供了詳細的說明view 使用者 I/O、多功能引腳、專用引腳和其他引腳。
表 2-4 GW1NRF 系列藍牙 FPGA 產品接腳定義

引腳名稱	輸入/輸出	描述
最大限度。使用者輸入/輸出
IO[結束][行/列號][A/B]	輸入/輸出	[End]表示腳位位置，包括L(左)、R(右)、B(下)、T(上) [行/列號]表示腳位的行/列號。如果[End]為T（上）或B（下），則該接腳指示對應CFU的列號。如果[End]為L（左）或R（右），則該接腳指示對應CFU的行號。 [A/B]表示差分訊號對訊息。
多功能引腳
IO[結束][行/列號][A/B]/MMM		/MMM 代表通用使用者 I/O 之外的一項或多項其他功能。當不使用功能時，這些引腳可用作使用者 I/O。
重新配置_N	I、內部弱上拉	低脈衝時啟動新的 GowinCONFIG 模式
準備好	輸入/輸出	高電平表示設備目前可以進行編程和配置低電平表示目前無法對裝置進行編程和配置
完畢	輸入/輸出	高電平表示編程和配置成功低電平表示編程和配置不完整或失敗
FASTRD_N /D3	輸入/輸出	在 MSPI 模式下，FASTRD_N 用作 Flash 存取速度連接埠。低表示高速Flash存取模式；高表示常規快閃記憶體存取模式。 CPU模式下的資料連接埠D3
MCLK/D4	輸入/輸出	MSPI 模式下時脈輸出 MCLK CPU 模式下資料連接埠 D4
MCS_N /D5	輸入/輸出	MSPI 模式下啟用訊號 MCS_N，CPU 模式下資料連接埠 D5 低電位有效
米/D7	輸入/輸出	MSPI模式下的MISO：主資料輸入/從資料輸出 CPU模式下的資料連接埠D7
莫/D6	輸入/輸出	MSPI模式下的MISO：主資料輸出/從資料輸入 CPU模式下的資料連接埠D6
SSPI_CS_N/D0	輸入/輸出	SSPI mod中啟用訊號SSPI_CS_N，

引腳名稱	輸入/輸出	描述
		低電位有效，內部弱上拉 CPU 模式下資料連接埠 D0
SO/D1	輸入/輸出	MSPI模式下的MISO：主資料輸入/從資料輸出 CPU模式下的資料連接埠D1
SI/D2	輸入/輸出	MSPI模式下的MISO：主資料輸出/從資料輸入 CPU模式下的資料連接埠D2
經顱磁刺激系統	I、內部弱上拉	J 中的串列模式輸入TAG 模式
TCK	I	J 中的序列時脈輸入TAG 模式，需在PCB上接4.7K下拉電阻
TDI	I、內部弱上拉	J中的串列資料輸入TAG 模式
TDO	O	J中的串列資料輸出TAG 模式
JTAGSEL_N	I、內部弱上拉	在 J 中選擇訊號TAG 模式，低電平有效
時鐘	I	SSPI、SERIAL 和 CPU 模式下的時脈輸入
DIN	I、內部弱上拉	在SERIAL模式下輸入數據
輸出端	O	SERIAL 模式輸出數據
時脈保持_N	I、內部弱上拉	高電平，SSPI模式或CPU模式下SCLK會內部連接低電平，SCLK將斷開SSPI模式或CPU模式
WE_N	I	CPU模式下選擇D[7:0]的資料輸入/輸出
GCLKT_[x]	I	全域時鐘輸入引腳，T(True)，[x]：全域時鐘編號。
GCLKC_[x]	I	GCLKT_[x]的差分輸入引腳，C(Comp)，[x]：全域時脈No.[1]
LPLL_T_fb/RPLL_T_fb	I	左/右 PLL 回授輸入腳，T(True)
LPLL_C_fb/RPLL_C_fb	I	左/右 PLL 回授輸入引腳，C(Comp)
LPLL_T_in/RPLL_T_in	I	左/右 PLL 時脈輸入腳，T(True)
LPLL_C_in/RPLL_C_in	I	左/右 PLL 時脈輸入腳，C(Comp)
模式2	I、內部弱上拉	GowinCONFIG 模式選擇引腳。
模式1	I、內部弱上拉	GowinCONFIG 模式選擇引腳。
模式0	I、內部弱上拉	GowinCONFIG 模式選擇引腳。
其他引腳
NC	NA	預訂的。
電壓訊號	NA	接地引腳
電壓控制電路	NA	內部核心邏輯的電源引腳。
壓控振盪器#	NA	I/O 卷的電源引腳tagI/O BANK# 的 e。

引腳名稱	輸入/輸出	描述
VCCX	NA	輔助卷電源引腳tage.

筆記！

當輸入為單端時，GCLKC_[x]引腳不是全域時脈。

6 I/O BANK 簡介
GW1NRF 系列 FPGA 產品中有四個 I/O Bank。 GW1NRF系列藍牙FPGA產品的I/O BANK分佈如圖2-1所示。
圖 2-1 GW1NRF 系列藍牙 FPGA 產品 I/O Bank 分佈

本手冊提供了超過view 的分佈 view GW1NRF系列藍牙FPGA產品中的腳位。構成 GW1NRF 系列的四個 I/O Bank
藍牙FPGA產品有四種不同的顏色標記。

使用者 I/O、電源和接地使用各種符號。各種引腳使用的各種符號和顏色定義如下：

- ” 表示 BANK0 中的 I/O。填充顏色隨BANK變化；
- 表示 BANK1 中的 I/O。填充顏色隨BANK變化；
- ” 表示 BANK2 中的 I/O。填充顏色隨BANK變化；
- 」 ” 表示 BANK3 中的 I/O。填充顏色隨BANK變化；
- 」 ” 表示 VCC、VCCX 和 VCCO。填充顏色不變；
- 」」表示VSS，填滿顏色不變；
- 」 ” 表示 NC；
“ ” 表示BLE，填滿顏色不變

View 引腳分佈

View GW1NRF-4B 腳位分佈

View QN48 腳位分佈
圖3-1 View GW1NRF-4B QN48 腳位分佈（頂部 View)

表 3-1 GW1NRF-4B QN48 中的其他腳位

電壓控制電路	11,37
VCCX	36
VCCO0/VCCO3	1
VCCO1/VCCO2	25
電壓訊號	26,2

View QN48E腳位分佈
圖3-2 View GW1NRF-4B QN48E 腳位分佈（頂部 View)
表 3-2 GW1NRF-4B QN48E 中的其他腳位

電壓控制電路	11,37
VCCX	36
VCCO0/VCCO3	1
VCCO1/VCCO2	25
電壓訊號	26

封裝圖

QN48 封裝外形（6mm x 6mm）
圖 4-1 QN48 封裝外形

QN48E 封裝外形（6mm x 6mm）
圖 4-2 QN48E 封裝外形

象徵	毫米
象徵	最小	諾姆	最大限度
A	0.75	0 8.5	0.85
A1		0.02	0.05
b	0.15	0.20	0.25
c	0.18	0.20	0.23
D	5.90	6.00	6.10
深2	4.10	4.20	4.30
e	0.40個BSC
Ne	4.40平衡計分卡
ND	4.40平衡計分卡
E	5.90	6.00	6.10
E 2	4.10	4.20	4.30
L	0.35	0.40	0.45
h	0.30	0.35	0.40

文件/資源

高雲 GW1NRF 系列藍牙 FPGA 產品封裝及腳位排列 [pdf] 使用者指南
GW1NRF 系列藍牙 FPGA 產品封裝和引腳排列，GW1NRF 系列，藍牙 FPGA 產品封裝和引腳排列，FPGA 產品封裝和引腳排列，產品封裝和引腳排列，封裝和引腳排列，引腳排列

參考

使用者手冊

高雲 GW1NRF 系列藍牙 FPGA 產品封裝及腳位排列

關於本指南

超過view

View 引腳分佈

封裝圖

文件/資源

參考

發表評論

取消回覆